

STRUTTURE CABLATE

Le applicazioni dell'elettronica alle operazioni di comando e controllo dei processi fisici, ed in particolare dei processi industriali (iniziate negli anni '40), hanno avuto un notevole incremento negli anni '50, con la nascita delle tecnologie elettroniche a semiconduttore, e negli anni '60 e '70 con l'introduzione delle tecniche di costruzione dei circuiti integrati a piccola, media e grande scala. La base teorica che ha permesso lo sviluppo di queste applicazioni si deve a C. E. Shannon che alla fine degli anni '30 ha messo a punto una teoria sistematica per l'analisi dei circuiti elettronici costituiti da interruttori e relé mediante l'*algebra di Boole* (già nota nella seconda metà dell'800).

L'algebra di Boole, o algebra booleana, può definirsi come un insieme di regole che consentono di operare su grandezze che possono assumere due soli valori distinti.

Per questo motivo, la sua applicazione ha avuto un notevole sviluppo con l'avvento dei circuiti digitali e dell'informatica.

Applicando queste teorie, è possibile costruire reti elettriche (automi o strutture cablate) che, utilizzando la funzione aperto chiuso, possono eseguire su grandezze elettriche tutte quelle operazioni logiche (o booleane) che il progetto del processo utilizza per descrivere a parole (con preposizioni di logica booleana) il comportamento assegnato alle diverse parti del sistema.


In altre parole, gli automi cablati sono realizzati mediante il collegamento elettrico di circuiti elettrici/elettronici di tipo combinatorio e sequenziale. Questo tipo di sistema si ottiene collegando, secondo schemi che cambiano di volta in volta (a differenza degli automi programmati), le strutture circuitali che realizzano le funzioni booleane fondamentali.

In questo ambito, ci occuperemo esclusivamente dei circuiti di tipo combinatorio.

Una rete combinatoria è un circuito digitale ad n ingressi e m uscite; il valore delle m uscite, in un dato istante, dipende solamente dai valori assunti dagli n ingressi in quell'istante.

CIRCUITI COMBINATORI ELEMENTARI O PORTE LOGICHE

NOT (negazione): opera su una sola variabile, l'uscita si porta nello stato 1 se l'ingresso è nello stato 0 e viceversa.




A	Y
0	1
1	0

AND (prodotto logico): opera su due o più variabili; l'uscita si porta nello stato 1 se tutti gli ingressi sono allo stato 1.




A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

OR (somma logica): opera su due o più variabili; l'uscita si porta nello stato 1 se almeno un ingresso si trova nello stato 1.




A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

NAND (prodotto logico negato): opera su due o più variabili; l'uscita si porta nello stato 0 se tutti gli ingressi sono allo stato 1.




A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR (somma logica negata): opera su due o più variabili; l'uscita si porta nello stato 0 se almeno un ingresso si trova nello stato 1.



A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

XOR (OR esclusivo): opera su due variabili; l'uscita si porta nello stato 1 se gli ingressi sono diversi tra loro. Per questo è noto come circuito di anticoincidenza o rilevatore di disuguaglianza.




A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


CIRCUITI COMBINATORI

SOMMATORI: sono dispositivi logici in grado di svolgere la funzione di **somma binaria** (e non logica, svolta dalla porta OR) e di indicare se l'operazione ha generato un riporto (**Carry**).


SEMI SOMMATORE (half-adder): il semi sommatore per numeri binari ad un bit è un dispositivo che presenta due terminali d'ingresso e due di uscita (la **somma** e il **riporto**).



Dalla tavola di verità la funzione svolta dalla **somma S** è l'EX-OR degli ingressi, mentre il **riporto di uscita Co (Carry Out)** svolge la funzione AND degli ingressi.



SOMMATORE COMPLETO (full-adder): Il sommatore completo per numeri a 1 bit presenta tre ingressi: due per i numeri da sommare ed uno il **Ci (Carry In)** per riprendere l'eventuale riporto proveniente da uno stadio precedente e due uscite: la somma **S** e il riporto d'uscita **Co**.



A	B	Ci	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Tavola della verità

La funzione delle due colonne S e Co si determinano con il metodo classico dei MinTerm. E' possibile, tuttavia, ottenere lo stesso risultato dall'analisi dei valori assunti da queste colonne in funzione di quelli degli ingressi.

a) Somma S

Se nel semi sommatore la somma si ottiene mettendo i due ingressi A e B in l'EX-OR è ovvia conseguenza che occorra mettere in l'EX-OR con A e B anche il terzo ingresso Ci.

b) Riporto di uscita Co

Dalla figura, che riporta i valori degli ingressi e del riporto di uscita si può constatare che Co vale 1 in 4 situazioni:

A	B	Ci	Co
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$(A \oplus B) \cdot Ci$
 oppure
 $A \cdot B$

1) vale 1 solo nelle 2 situazioni in cui entrambi A e B sono a 1, indipendentemente dal Ci. Questa situazione si esprime con l'AND tra A e B;


oppure

2) solo quando A e B sono differenti ed il Ci vale 1. Questa situazione equivale all'AND tra Ci e l'EX-OR di A e B.

Riassumendo, le **espressioni di S** e di **Co** del sommatore completo sono mostrate in figura con il relativo schema elettrico.


$$S = (A \oplus B) \oplus C_i$$

$$C_o = A \cdot B + (A \oplus B) \cdot C_i$$




CODIFICATORE (encoder): circuito avente N ingressi ed M uscite che produce sui terminali di uscita una configurazione di segnali logici definita dalle regole:

- Se non vi è alcun ingresso tutte le uscite sono inattive;
- Se un solo ingresso è attivo i valori binari dell'uscita, ad M bit, formano un numero in base due che, convertito in base dieci, indica il numero d'ordine dell'ingresso attivo. Perciò il numero degli ingressi deve soddisfare la condizione $N \leq 2^M$;
- Se due o più ingressi sono attivi il codificatore fornisce indicazioni non valide.



Schema a blocchi di un codificatore a 7 ingressi e 3 uscite.




Codificatore a 7 ingressi e 3 uscite realizzato con porte NAND.

INGRESSI (ATTIVO=BASSO)							USCITE (ATTIVO=ALTO)		
I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_1	Y_2	Y_3
0	1	1	1	1	1	1	0	0	1
1	0	1	1	1	1	1	0	1	0
1	1	0	1	1	1	1	0	1	1
1	1	1	0	1	1	1	1	0	0
1	1	1	1	0	1	1	1	0	1
1	1	1	1	1	0	1	1	1	0
1	1	1	1	1	1	0	1	1	1
1	1	1	1	1	1	1	0	0	0


Tabella di verità di un codificatore a 7 ingressi e 3 uscite.

DECODIFICATORE (decoder): circuito avente N ingressi e 2^N terminali di uscita. La sua funzione consiste nel generare una combinazione dei livelli logici degli 2^N tale che risulti attivo solo il terminale il cui numero d'ordine decimale corrisponde alla cifra binaria formata dagli N bit d'ingresso.




Decodificatore a 4 ingressi e 8 uscite e rispettiva tabella di verità.

MULTIPLEXER (MUX): circuito che può essere utilizzato come selettore di dati in ingresso. Può avere una o più uscite.



Multiplexer a semplice uscita ed 8 ingressi e rispettiva tabella di verità

DEMULTIPLEXER: dispositivo che svolge la funzione inversa rispetto al multiplexer. L'ingresso di selezione è costituito da M bit ai quali corrispondono 2^M combinazioni.



Demultiplexer ad 8 uscite con ingresso dati singolo e rispettiva tabella di verità